

Diseño lógico de un Ensamblador de Tramas de Telemetría basado en FSM

Paul A. Landeo A., Ana L. I. Díaz Y., Gerardo A. Moreno M., Joseph D. Terrones L.

*E.P. Ingeniería de Telecomunicaciones, Universidad Nacional Mayor de San Marcos
Lima, Perú*

Ensamblado del Sistema y Configuración de Hardware

En esta sección se detalla la integración física del prototipo sobre la plataforma de desarrollo FPGA Cyclone IV (DE2-115) junto a sus interfaces periféricas de comunicación y sensores analizados.

Inicialización y Estado Operativo de la FPGA

El código del módulo Top (top_telemetry_framer) fue sintetizado y programado en la memoria SRAM de la FPGA de forma satisfactoria.




Figura 1. Registro fotográfico de la placa DE2-115 encendida, mostrando los LEDs de estado operativos que confirman la carga correcta del archivo .sof.

Interfaz de Salida Serial (UART)

Para la transmisión de la telemetría formateada hacia la estación terrena o PC de diagnóstico, se acopló un módulo conversor serial a los pines asignados en el Pin Planner.




Figura 2. Conexión física de los cables de transmisión (TX) desde los pines GPIO de la FPGA hacia el transceptor o interfaz UART física.

Arquitectura del Bus de Sensores

La interconexión eléctrica de las líneas de alimentación y comunicación se estructuró de manera síncrona para garantizar la estabilidad de los voltajes de referencia y la integridad del bus compartido.




Figura 3. Diagrama esquemático o fotográfico de la distribución de señales lógicas (SDA, SCL) y de energía (VCC 3.3V, GND) compartidas por el hardware.

Evidencias de Funcionalidades Operativas y Análisis de Métricas

A continuación, se exponen los ensayos dinámicos realizados con el osciloscopio Keysight InfiniiVision DSOX1202G para evaluar el rendimiento cuantitativo de las rutas de datos y control.

Métrica 1: Latencia de Activación del Procesamiento (data_ready → load_tx)

Descripción del ensayo: Evalúa el retardo interno de la FSM Gobernadora TMR desde que se levanta la bandera de datos listos del bus I2C hasta que se da la orden de carga al buffer TX de la UART.



Figura 4. Captura del osciloscopio donde se mide la separación de flancos entre la señal de control interna y la salida.

Uso del Filtro Matemático: Con el fin de aislar armónicos de alta frecuencia inducidos por el reloj maestro de 50 MHz de la placa, se utilizó el post-procesamiento digital del instrumento para purificar la visualización de la conmutación de control.




Figura 5. Señal en pantalla con la función morada [Math] activa (ej. LPF), evidenciando la respuesta limpia del datapath ante el disparo.

Métrica 2: Tiempo de Retención de Datos en el Bus I2C ($t_{HD; DAT}$)

- Medición del desfase o ventana temporal en la que la línea de datos (SDA) permanece inalterable una vez que la línea de reloj (SCL) ejecuta su flanco de bajada.



Figura 6. Capturas consecutivas o con zoom horizontal que muestran la relación de fases entre el canal de reloj (Amarillo) y el canal de datos (Verde) durante una transmisión.




Figura 7..Capturas consecutivas o con zoom horizontal que muestran la relación de fases entre el canal de reloj (Amarillo) y el canal de datos (Verde) durante una transmisión.

Válida físicamente que las tramas lógicas no sufran de condiciones de carrera. El hecho de que la señal verde no cambie mientras el reloj está arriba garantiza que el esclavo o sensor interprete los niveles de voltaje sin introducir errores de bit (BER) .

Métrica 3: Latencia End-to-End del Ensamblador (Fin de I2C → Inicio de UART)

- **Descripción del ensayo:** Captura macro que mide el lapso total transcurrido desde el último flanco de la ráfaga de reloj I2C hasta la caída del bit de Start en la UART.




Figura 8. Escala temporal amplia ($\mu\text{s}/\text{div}$). Se aprecia el fin del tren de pulsos I2C en el canal superior y el inmediato inicio de la ráfaga de transmisión en el inferior.

Esta es la prueba fundamental de la eficiencia del ensamblador. Muestra el tiempo de cómputo que le toma a la FPGA encapsular la carga útil de los sensores dentro de la estructura de la trama de telemetría y colocarla en el canal de salida.

Métrica 4: Ancho de Bit Real de la UART (Validación del Baud Rate)

- **Descripción del ensayo:** Un "zoom" horizontal de alta resolución enfocado exclusivamente en la señal de salida de la UART para medir con los cursores la duración temporal de un pulso de un solo bit.



Figura 9. Vista ampliada del primer pulso descendente (Bit de Start) de la UART, acotado horizontalmente por los cursores X1 y X2 del equipo.

Como cierre de la funcionalidad operativa, se registra la salida continua del flujo de datos formateado.

Métrica Evaluada	Valor Teórico / Simulación	Valor Físico	Desviación Absoluta / Relativa	Causa Raíz del Error y Análisis Técnico
Latencia de Activación del Procesamiento	40.0 ns / (2 ciclos de clk_50M)	40.0 ns	0.0 ns / (0%)	Alineación síncrona perfecta: Al ser lógica puramente síncrona gobernada por el reloj global de 50 MHz, la transición toma exactamente 2 flancos. Los buffers de salida de la FPGA tienen retardos idénticos, anulando errores diferenciales.
Latencia de Transmisión UART	2.691 ms / (Cálculo: 31 bytes x 10 bits115.200 bps)	2.69 ms	1.0 µs / (0.048%)	Retardo de cuantización del Baud Rate: El divisor de reloj entero en el hardware (clk_uart) genera una frecuencia de muestreo ligeramente superior a la ideal (115.207 bps reales vs. 115200 bps teóricos), acortando infinitesimalmente la ráfaga.
Latencia End-to-End (Fin I2C Inicio UART)	40.0 ns / (2 ciclos de transferencia)	40.0 ns	0.0 ns / (0%)	Determinismo de la FSM de Telemetría: El pipeline del ensamblador procesa los datos en paralelo inmediatamente tras el fin del bus I2C. La inclusión del TMR no penaliza el rendimiento temporal en ciclos, solo añade retardos de compuerta mínimos (picosegundos).
Ancho de Bit Real de la UART (Baud Rate)	8.6805 s / (Cálculo: 1115.200 bps)	8.68 s	0.5 ns / (0.005%)	Límite de resolución del instrumento: La desviación es despreciable y se atribuye a la resolución de muestreo del osciloscopio y a la estabilidad del cristal oscilador de la placa DE2-115, confirmando la precisión del divisor de reloj.

Análisis de Desviaciones y Causas Técnicas

Al contrastar los datos, se concluyen las siguientes justificaciones físicas sobre las variaciones experimentadas en el hardware:

1. **Efectos Capacitivos y de Retardo I/O (M2 y M3):** Las herramientas de simulación RTL asumen interconexiones perfectas sin caídas de tensión ni retardos parásitos. En la realidad, las líneas GPIO y los buffers internos de entrada y salida del encapsulado físico de la Cyclone IV introducen retardos de propagación intrínsecos (*Propagation Delay*). Asimismo, la capacitancia distribuida en las pistas de prueba de los buses introduce un ligero efecto de filtro RC que ralentiza los flancos, incrementando sutilmente los tiempos medidos por el osciloscopio.

2. **Estabilidad Térmica del Cristal (M1 y M4):** La precisión del 0.00% en el reloj I2C y el mínimo error del 0.46% en la UART confirman la calidad del oscilador de cristal de cuarzo integrado en la placa DE2-115. Al estar ruteado a través de las redes de reloj globales del silicio, se mitiga el *clock skew* (desfase de reloj entre flip-flops), manteniendo el comportamiento síncrono del datapath robusto frente a perturbaciones térmicas puntuales en el laboratorio.

Referencias:

- [1] DYC Electronic, "FPGA vs microcontroller understanding the key differences and use cases," PCBA Manufacture in China, May 22, 2026. [Online]. Available: <https://www.dyc-electronic.com/pt/fpga-vs-microcontroller/>. [Accessed: Jun. 6, 2026].
- [2] NI, "More throughput vs. less latency: Understand the difference," Nov. 1, 2013. [Online]. Available: <https://www.ni.com/en/shop/data-acquisition-and-control/add-ons-for-data-acquisition-and-control/what-is-labview-real-time-module/make-it-faster--more-throughput-or-less-latency-.html>. [Accessed: Jun. 6, 2026].
- [3] Thai, "Applications for FPGAs on nanosatellites," M.S. thesis, Graduate Program in Earth and Space Science, York University, Toronto, ON, Canada, Apr. 2014.
- [4] R. Tedeschi et al., "Temporal lockstep: Low-cost resilient design for microcontroller-class RISC-V processors," IEEE Access, vol. 14, pp. 1-1, Mar. 2026. doi: 10.1109/ACCESS.2026.3676682.
- [5] M. Duni, "On the development of radiation-hardened high performance computing nodes for satellite systems," Master's thesis, Master's Degree in Aerospace Engineering — Aeromechanics and Systems, Politecnico di Torino, Turin, Italy, Dec. 2025.
- [6] M. Kubica and R. Czerwinski, "Error mitigation methods for FSM using triple modular redundancy," *Appl. Sci.*, vol. 15, no. 12, p. 6726, 2025. doi: 10.3390/app15126726
- [7] D. Agiakatsikas, "High-level synthesis of triple modular redundant FPGA circuits with energy efficient error recovery mechanisms," Ph.D. dissertation, School of Computer Science and Engineering, Faculty of Engineering, The University of New South Wales, Sydney, NSW, Australia, June 2019.
- [8] LCSC Electronics, "Intel (Altera) EP4CE6E22C8N - Programmable Logic Device (CPLDs/FPGAs)," LCSC, 2026. [En línea]. Disponible: https://www.lcsc.com/product-detail/Programmable-Logic-Device--CPLDs-FPGAs-_Intel-Altera-EP4CE6E22C8N_C36238.html. [Accedido: 14-jun.-2026].